Displays para ESP32-P4

O que o ESP32-P4 oferece para displays

O datasheet do ESP32-P4 (v0.7) lista dois caminhos de display:

• MIPI DSI: 2 data lanes de até 1,5 Gbps cada, em conformidade com a D-PHY v1.1. Formatos de entrada RGB888, RGB666, RGB565, YUV422, YUV420 e escala de cinza; formatos de saída RGB888, RGB666 e RGB565. O painel é acionado em video mode, portanto não precisa de memória de frame própria.
• LCD_CAM: saída paralela de 8, 16 ou 24 bits em formato RGB, MOTO6800 ou I8080, em quaisquer GPIOs por meio da matriz de GPIO.

Para gráficos, ele adiciona um controlador 2D-DMA e um acelerador de processamento de pixels (PPA) que rotaciona (0°, 90°, 180°, 270°), redimensiona, espelha e faz blend alfa de imagens. Diferentemente do ESP32-S3, que não tem MIPI DSI, o P4 pode acionar os painéis MIPI DSI usados em celulares e tablets.

Número de lanes: verifique isso primeiro

Duas lanes é o limite. Muitos painéis MIPI de 7″–10.1″ são projetados para 4 lanes; alguns deles podem ser configurados para 2, muitos não. Antes de pedir samples, verifique as opções de lanes no datasheet do painel e a sequência de init que o fornecedor disponibiliza para o modo de 2 lanes.

Largura de banda e frame buffers

A 60 Hz em RGB888 (24 bits por pixel), só os dados de pixel são:

• 480×640: cerca de 0,44 Gbps, frame buffer de 900 KB
• 1024×600: cerca de 0,88 Gbps, frame buffer de 1.800 KB
• 720×1280: cerca de 1,33 Gbps, frame buffer de 2.700 KB (2,64 MB)
• 800×1280: cerca de 1,47 Gbps, frame buffer de 3.000 KB
• 1920×1080: cerca de 2,99 Gbps, frame buffer de cerca de 5,9 MB

Duas lanes transportam até 3 Gbps, e o painel também precisa de períodos de blanking, então 1080p a 60 Hz em RGB888 fica quase sem margem; o RGB565 reduz os dados em um terço. Cada um desses frame buffers é maior que os 768 KB da L2MEM on-chip, e é por isso que o frame buffer fica na PSRAM: os chips ESP32-P4 têm 16 MB (ESP32-P4NRW16X) ou 32 MB (ESP32-P4NRW32X) no encapsulamento.

Checklist de bring-up no ESP-IDF

O driver de LCD MIPI DSI do ESP-IDF configura um display em três etapas:

1. esp_lcd_new_dsi_bus() cria o barramento e inicializa a D-PHY: defina num_data_lanes (2) e lane_bit_rate_mbps.
2. esp_lcd_new_panel_io_dbi() abre o canal de comandos; o driver do controlador do painel (por exemplo, esp_lcd_new_panel_ili9881c()) envia a sequência de init por ele.
3. esp_lcd_new_panel_dpi() inicia o stream de vídeo: dpi_clock_freq_mhz (o pixel clock), in_color_format e out_color_format, num_fbs e os porches do video_timing do datasheet do painel.

Dois pontos pegam muita gente:

• Alimentação da D-PHY. A MIPI D-PHY precisa de uma alimentação dedicada de 2,5 V no VDD_MIPI_DPHY. Ela pode vir do LDO ajustável interno do P4, que deve ser configurado para 2,5 V antes de o driver DSI iniciar.
• Pixel clock. O ESP-IDF observa que um pixel clock mais alto proporciona uma taxa de atualização maior, mas pode causar flickering se a largura de banda do DMA não for suficiente. Se a imagem apresentar tearing ou flickering, reduza primeiro o dpi_clock_freq_mhz.

Para copiar bitmaps mais rápido, o driver pode usar o 2D-DMA (esp_lcd_dpi_panel_enable_dma2d()).

Painéis e touch

A ESP32-P4-Function-EV-Board da Espressif combina o P4 com um tela touch capacitiva MIPI DSI de 7″ 1024×600 por meio de uma placa adaptadora de LCD. As unidades do M5Stack Tab5 fabricadas antes de 14 de outubro de 2025 usam um ILI9881C com um controlador de touch GT911 separado; as unidades mais recentes usam um controlador de display e touch ST7123 ou ST7121, e as sequências de init não são intercambiáveis. Muitos painéis capacitivos usam um controlador de touch GT911, que responde no endereço I2C 0x5D ou 0x14 dependendo do nível da INT no reset.

Nossos modelos MIPI DSI incluem um de 3.5″ 480×640, um 4.99″ 720×1280 IPS com ILI9881D e um 8″ 800×1280 IPS. A configuração de lanes deles é confirmada por projeto: envie-nos a placa que você usa e verificamos a operação em 2 lanes e a sequência de init antes das samples.