Was ist MIPI DSI (Display Serial Interface)?
MIPI DSI ist eine von der MIPI Alliance definierte serielle Hochgeschwindigkeits-Displayschnittstelle, die Pixeldaten über 1–4 differenzielle Daten-Lanes plus eine Takt-Lane überträgt und in Mobil- und Embedded-SoCs weit verbreitet ist.
Die Grundlagen
MIPI DSI (Display Serial Interface) ist von der MIPI Alliance definiert und läuft auf der physikalischen D-PHY-Schicht. Eine Verbindung hat eine differenzielle Takt-Lane und eine bis vier Daten-Lanes, die jeweils typisch 0,5–1,5 Gbit/s übertragen.
Es gibt zwei Betriebsmodi:
- Video-Modus: Der Host streamt Pixel kontinuierlich. Das nutzen die meisten TFT-Panels.
- Befehlsmodus: Das Panel speichert den Frame, und der Host sendet nur Aktualisierungen. Das ist bei kleinen AMOLEDs üblich und spart Energie.
Was die Integration von DSI anders macht
Anders als bei LVDS brauchen die meisten DSI-Panels eine Initialisierungssequenz aus DCS-Befehlen vom Panelhersteller, bevor sie etwas anzeigen. Fehlender oder falscher Init-Code ist der häufigste Grund, warum ein DSI-Panel schwarz bleibt.
Wo man es findet
RK3566/RK3568/RK3588, NXP i.MX8M, Raspberry Pi, die Allwinner-A-Serie, STM32F469/H747 und ESP32-P4 haben alle DSI-Hosts. Der ESP32-S3 nicht.
Verwandt: MIPI-DSI-Displays, MIPI DSI vs. LVDS vs. eDP.
Häufige Fragen
Wie viele Lanes braucht MIPI DSI?
Bis etwa 1280×800 bei 60 Hz passt in 2 Lanes; 1920×1200 braucht typisch 4 Lanes.
Unterstützt der ESP32-S3 MIPI DSI?
Nein. Der ESP32-S3 unterstützt SPI, QSPI, 8080 und RGB. Der ESP32-P4 ergänzt einen 2-Lane-MIPI-DSI-Host.
Unsicher, welches Display zu Ihrem Design passt?
Nennen Sie uns Größe, Schnittstelle und Host-Prozessor. Ein Display-Ingenieur antwortet innerhalb von 12 Stunden mit 2–3 Optionen, Datenblättern und Init-Code. Muster ab 1 Stk.