Pantallas para ESP32-P4

Qué ofrece el ESP32-P4 para pantallas

La hoja de datos del ESP32-P4 (v0.7) enumera dos rutas de pantalla:

• MIPI DSI: 2 data lanes de hasta 1,5 Gbps cada una, conforme a D-PHY v1.1. Formatos de entrada RGB888, RGB666, RGB565, YUV422, YUV420 y escala de grises; formatos de salida RGB888, RGB666 y RGB565. El panel se controla en modo vídeo, por lo que no necesita memoria de fotogramas propia.
• LCD_CAM: salida paralela de 8, 16 o 24 bits en formato RGB, MOTO6800 o I8080, por cualquier GPIO a través de la matriz GPIO.

Para gráficos añade un controlador 2D-DMA y un acelerador de procesado de píxeles (PPA) que rota imágenes (0°, 90°, 180°, 270°), las escala, las refleja y realiza mezcla alfa. A diferencia del ESP32-S3, que no tiene MIPI DSI, el P4 puede controlar los paneles MIPI DSI usados en teléfonos y tabletas.

Número de lanes: compruébelo primero

Dos lanes es el límite. Muchos paneles MIPI de 7″–10.1″ están diseñados para 4 lanes; algunos se pueden configurar a 2, muchos no. Antes de pedir muestras, verifique las opciones de lanes en la hoja de datos del panel y la secuencia de inicialización que el fabricante proporciona para modo de 2 lanes.

Ancho de banda y frame buffers

A 60 Hz en RGB888 (24 bits por píxel), solo los datos de píxel suponen:

• 480×640: unos 0,44 Gbps, frame buffer de 900 KB
• 1024×600: unos 0,88 Gbps, frame buffer de 1,800 KB
• 720×1280: unos 1,33 Gbps, frame buffer de 2,700 KB (2,64 MB)
• 800×1280: unos 1,47 Gbps, frame buffer de 3,000 KB
• 1920×1080: unos 2,99 Gbps, frame buffer de unos 5,9 MB

Dos lanes transportan hasta 3 Gbps, y el panel también necesita periodos de blanking, así que 1080p a 60 Hz en RGB888 no deja casi ningún margen; RGB565 reduce los datos un tercio. Cada uno de estos frame buffers es mayor que los 768 KB de la L2MEM en el chip, por eso el frame buffer se ubica en la PSRAM: los chips ESP32-P4 tienen 16 MB (ESP32-P4NRW16X) o 32 MB (ESP32-P4NRW32X) en el encapsulado.

Lista de comprobación de puesta en marcha en ESP-IDF

El controlador MIPI DSI LCD de ESP-IDF configura una pantalla en tres pasos:

1. esp_lcd_new_dsi_bus() crea el bus e inicializa el D-PHY: establezca num_data_lanes (2) y lane_bit_rate_mbps.
2. esp_lcd_new_panel_io_dbi() abre el canal de comandos; el driver del controlador del panel (por ejemplo esp_lcd_new_panel_ili9881c()) envía la secuencia de inicialización a través de él.
3. esp_lcd_new_panel_dpi() inicia el flujo de vídeo: dpi_clock_freq_mhz (el pixel clock), in_color_format y out_color_format, num_fbs y los porches del video_timing según la hoja de datos del panel.

Dos cosas suelen causar problemas:

• Alimentación del D-PHY. El MIPI D-PHY necesita una alimentación dedicada de 2,5 V en VDD_MIPI_DPHY. Puede proceder del LDO interno ajustable del P4, que debe configurarse a 2,5 V antes de arrancar el driver DSI.
• Pixel clock. ESP-IDF señala que un pixel clock más alto da una frecuencia de refresco mayor, pero puede provocar parpadeo si el ancho de banda del DMA no basta. Si la imagen se desgarra o parpadea, baje primero dpi_clock_freq_mhz.

Para copiar mapas de bits más rápido, el driver puede usar el 2D-DMA (esp_lcd_dpi_panel_enable_dma2d()).

Paneles y táctil

La ESP32-P4-Function-EV-Board de Espressif combina el P4 con una pantalla táctil capacitiva MIPI DSI de 7″ 1024×600 mediante una placa adaptadora LCD. Las unidades M5Stack Tab5 fabricadas antes del 14 de octubre de 2025 usan un ILI9881C con un controlador táctil GT911 independiente; las unidades posteriores usan un controlador de pantalla y táctil ST7123 o ST7121, y las secuencias de inicialización no son intercambiables. Muchos paneles capacitivos usan un controlador táctil GT911, que responde en la dirección I2C 0x5D o 0x14 según el nivel de INT en el reset.

Nuestros modelos MIPI DSI incluyen un 3.5″ 480×640, un 4.99″ 720×1280 IPS con ILI9881D y un 8″ 800×1280 IPS. Su configuración de lanes se confirma por proyecto: envíenos la placa que utiliza y comprobamos el funcionamiento con 2 lanes y la secuencia de inicialización antes de las muestras.