Display per ESP32-P4

Cosa offre l'ESP32-P4 per i display

Il datasheet dell'ESP32-P4 (v0.7) elenca due percorsi display:

• MIPI DSI: 2 data lane fino a 1,5 Gbps ciascuna, conformi a D-PHY v1.1. Formati di ingresso RGB888, RGB666, RGB565, YUV422, YUV420 e scala di grigi; formati di uscita RGB888, RGB666 e RGB565. Il pannello è pilotato in video mode, quindi non necessita di memoria frame propria.
• LCD_CAM: uscita parallela a 8, 16 o 24 bit in formato RGB, MOTO6800 o I8080, su qualsiasi GPIO tramite la GPIO matrix.

Per la grafica aggiunge un controller 2D-DMA e un acceleratore di elaborazione pixel (PPA) che ruota (0°, 90°, 180°, 270°), ridimensiona, specchia e fonde le immagini con alpha blending. A differenza dell'ESP32-S3, privo di MIPI DSI, il P4 può pilotare i pannelli MIPI DSI usati in smartphone e tablet.

Numero di lane: verificatelo per primo

Due lane è il limite. Molti pannelli MIPI da 7″–10.1″ sono progettati per 4 lane; alcuni possono essere configurati per 2, molti no. Prima di ordinare i campioni, verificate le opzioni di lane nel datasheet del pannello e la sequenza di init che il fornitore fornisce per la modalità a 2 lane.

Banda passante e frame buffer

A 60 Hz in RGB888 (24 bit per pixel), i soli dati pixel richiedono:

• 480×640: circa 0,44 Gbps, frame buffer 900 KB
• 1024×600: circa 0,88 Gbps, frame buffer 1.800 KB
• 720×1280: circa 1,33 Gbps, frame buffer 2.700 KB (2,64 MB)
• 800×1280: circa 1,47 Gbps, frame buffer 3.000 KB
• 1920×1080: circa 2,99 Gbps, frame buffer circa 5,9 MB

Due lane trasportano fino a 3 Gbps, e il pannello necessita anche dei periodi di blanking, quindi 1080p a 60 Hz in RGB888 non ha quasi alcun margine; RGB565 riduce i dati di un terzo. Ognuno di questi frame buffer è più grande dei 768 KB di L2MEM on-chip, ed è per questo che il frame buffer risiede nella PSRAM: i chip ESP32-P4 hanno 16 MB (ESP32-P4NRW16X) o 32 MB (ESP32-P4NRW32X) nel package.

Checklist di bring-up in ESP-IDF

Il driver MIPI DSI LCD di ESP-IDF configura un display in tre passaggi:

1. esp_lcd_new_dsi_bus() crea il bus e inizializza il D-PHY: impostare num_data_lanes (2) e lane_bit_rate_mbps.
2. esp_lcd_new_panel_io_dbi() apre il canale comandi; il driver del controller del pannello (ad esempio esp_lcd_new_panel_ili9881c()) invia la sequenza di init attraverso di esso.
3. esp_lcd_new_panel_dpi() avvia il flusso video: dpi_clock_freq_mhz (il pixel clock), in_color_format e out_color_format, num_fbs e i porch video_timing del datasheet del pannello.

Due cose creano problemi:

• Alimentazione del D-PHY. Il MIPI D-PHY richiede un'alimentazione dedicata a 2,5 V su VDD_MIPI_DPHY. Può provenire dall'LDO regolabile interno del P4, che deve essere impostato a 2,5 V prima dell'avvio del driver DSI.
• Pixel clock. ESP-IDF segnala che un pixel clock più elevato offre una frequenza di refresh maggiore ma può causare sfarfallio se la banda del DMA non è sufficiente. Se l'immagine presenta tearing o sfarfallio, abbassare prima dpi_clock_freq_mhz.

Per copiare le bitmap più rapidamente, il driver può usare il 2D-DMA (esp_lcd_dpi_panel_enable_dma2d()).

Pannelli e touch

L'ESP32-P4-Function-EV-Board di Espressif abbina il P4 a un touch screen capacitivo MIPI DSI da 7″ 1024×600 tramite una scheda adattatore LCD. Le unità M5Stack Tab5 prodotte prima del 14 ottobre 2025 usano un ILI9881C con un controller touch GT911 separato; le unità successive usano un controller display-e-touch ST7123 o ST7121, e le sequenze di init non sono intercambiabili. Molti pannelli capacitivi usano un controller touch GT911, che risponde all'indirizzo I2C 0x5D o 0x14 a seconda del livello di INT al reset.

I nostri modelli MIPI DSI includono un 3,5″ 480×640, un 4,99″ 720×1280 IPS con ILI9881D e un 8″ 800×1280 IPS. La loro configurazione delle lane viene confermata progetto per progetto: inviateci la scheda che usate e verifichiamo il funzionamento a 2 lane e la sequenza di init prima dei campioni.