Vai al contenuto
Display Engineer
Interfaccia

Display MIPI DSI

Display seriali ad alta velocità per SoC Linux e Android: RK3568, i.MX8, Raspberry Pi ed ESP32-P4.

DEDisplay Engineer Applications Team · Display application engineerRevisionato da un ingegnere il 11 ott 2026

3 moduli display corrispondenti

Affina in Display Finder →

Altri modelli standard (8)

Catalogo completo →

Dalle tabelle prodotto delle nostre fabbriche dirette. Datasheet e campioni su richiesta.

Display MIPI DSI: modelli standard
ModelloDimensioneRisoluzioneInterfacciaLuminosità (cd/m²)Pin FPCVisioneTouchIngombro (mm)
PJ3506G01-31H30P400
PengJi
3.5″480×640MIPI DSI400306 o'clockFacoltativo67.3 × 96.2 × 4.0Richiedi datasheet
PJ3401T01-25H39P350
PengJi
3.5″800×800MIPI DSI300-50039Tutte (tipo IPS)Facoltativo96.6 × 99.0 × 2.35Richiedi datasheet
PJ5015B04-21H50P600
PengJi
5″480×854MIPI DSI200-600356 o'clockFacoltativo56 × 120.05 × 2.2Specifiche complete →
PJ5014H01-17H25P450
PengJi
5″720×1280MIPI DSI40025Tutte (tipo IPS)—65.35 × 118.8 × 2.0Richiedi datasheet
PJ5501X01-16H39P500
PengJi
5.5″1080×1920MIPI DSI600-100039Tutte (tipo IPS)Facoltativo64.3 × 118.2 × 1.55Richiedi datasheet
PJ7010H01-26H30P300
PengJi
6.98″720×1280MIPI DSI200-50030Tutte (tipo IPS)Facoltativo91.5 × 165.91 × 2.6Richiedi datasheet
PJ7014H01-24H30P400
PengJi
7″1280×800MIPI DSI200-60030Tutte (tipo IPS)Facoltativo161.2 × 105.5 × 2.4Richiedi datasheet
PJ10109I02-25H40P200
PengJi
10.1″800×1280MIPI DSI20040Tutte (tipo IPS)—143 × 228.6 × 2.5Richiedi datasheet

Come funziona MIPI DSI

MIPI DSI invia i pixel su una lane di clock e da una a quattro lane dati differenziali usando lo strato fisico D-PHY. Ogni lane lavora comunemente a 500 Mbps–1,5 Gbps, quindi un collegamento a 4 lane trasporta 1920×1200 a 60 Hz con pochissimi pin.

I pannelli funzionano in una di due modalità:

  • Modalità video: l’host invia i pixel continuamente, come in RGB. La usano la maggior parte dei pannelli TFT da 5″ a 10,1″.
  • Modalità comando: il pannello ha una propria memoria di frame e l’host invia solo gli aggiornamenti. È comune sui piccoli AMOLED e fa risparmiare energia.

Numero di lane e banda

Risoluzione @60 Hz

Banda grezza (24 bit)

Lane minime

720×1280

~1,3 Gbps

2

1024×600

~0,9 Gbps

2

1280×800

~1,5 Gbps

2–4

1920×1200

~3,3 Gbps

4

I collegamenti reali richiedono circa il 20% di margine per blanking e overhead di protocollo.

Checklist di avvio

  1. Far corrispondere numero e ordine delle lane nel device tree.
  2. Caricare la sequenza di inizializzazione del pannello (comandi DCS) fornita dal fornitore. È il passaggio che manca più spesso.
  3. Impostare il timing (porch, larghezze di sync, clock pixel) dal datasheet.
  4. Verificare la sequenza di reset e alimentazione: VCI/IOVCC, poi reset, poi inizializzazione.
  5. Mantenere le piste DSI corte e a impedenza controllata (100 Ω differenziali).

Note di piattaforma: RK3568 e Raspberry Pi 5. Confronto interfacce: MIPI DSI vs LVDS vs eDP.

Domande frequenti

Perché il mio display MIPI DSI resta nero?

Le cause più comuni sono una sequenza di inizializzazione mancante o errata, un numero di lane non corrispondente e una sequenza di reset o alimentazione sbagliata. Verifica prima la tabella di inizializzazione con il fornitore del pannello, poi controlla il clock DSI con un oscilloscopio.

Un microcontrollore può pilotare un display MIPI DSI?

Solo le MCU con host DSI, come STM32F469/H747 o ESP32-P4. La maggior parte delle MCU, ESP32-S3 inclusa, non ha DSI: usa pannelli RGB o SPI oppure un chip bridge.

Quanto può essere lungo un cavo MIPI DSI?

Mantienilo corto, di solito sotto i 10–15 cm di FPC. Per percorsi più lunghi all’interno di un involucro, LVDS è più robusto.

Non sai quale display è adatto al tuo progetto?

Inviaci dimensione, interfaccia e processore host. Un display engineer risponde entro 12 ore con 2–3 opzioni, datasheet e codice di inizializzazione. Campioni da 1 pz.